

INCIRCUIT EMULATOR

ND - K 0 3 0 H

ユーザーズ・マニュアル

本製品は外国為替および外国貿易管理法の規定により戦略物資等（または役務）に該当する恐れがありますので、日本国外に輸出する場合には、同法に基づき日本国政府の許可が必要となります。

本資料の内容は、後日変更する場合があります。
文書による当社の承諾なしに本資料の転載複製を禁じます。
この製品を使用した事により、第三者の工業所有権等にかかわる問題が発生した場合、当社製品の構造製法に直接かかわるもの以外につきましては、当社はその責を負いませんのでご了承ください。

はじめに

対象者 このマニュアルは、8ビット・シングルチップ・マイクロコンピュータ μ PD7805X, μ PD7806X, μ PD78030X, μ PD78005X シリーズを採用し、ND-K030Hによりシステム・デバッグを行うエンジニアを対象としています。

目的 このマニュアルは、ND-K030Hが持つ各種デバッグ機能を理解していただくことを目的とします。

用語について

このマニュアルの中で使用する用語について、その意味を下表に示します。

用語	意味
エミュレーション・デバイス	エミュレータ内で対象デバイスのエミュレーションを行っているデバイスの総称です。 エミュレーション CPU を含みます。
エミュレーション CPU	エミュレータ内で、ユーザが作成したプログラムを実行している CPU 部分です。
対象デバイス	エミュレーションの対象となっているデバイスです。 (本チップ)
ターゲット・プログラム	デバッグの対象となるプログラムです。 (ユーザが作ったプログラム)
ターゲット・システム	デバッグの対象となるシステムです。 (ユーザが作ったシステム) ターゲット・プログラム、およびユーザの作成したハードウェアを含みます。 狭義にはハードウェアのみを指します。

凡例 データ表記の重み： 左が上位桁、右が下位桁
注) : 本文中に付けた注の説明
【注意】 : 特に気をつけて読んでいただきたい内容
〔備考〕 : 本文の補足説明

目 次

第1章 概 説	1-1
1.1 システム構成	1-1
1.2 基本仕様	1-2
第2章 各部の名称	2-1
2.1 本体各部の名称	2-1
2.2 ボード各部の名称	2-2
第3章 設 置	3-1
3.1 接続	3-1
3.2 低電圧エミュレーションの設定	3-3
3.3 ジャンパの設定	3-4
3.4 ユーザ・クロックの設定	3-5
3.5 マスクオプション	3-8
3.6 外部トリガ	3-9
3.7 電源の投入・切断手順	3-10
第4章 対象デバイスとターゲット・インタフェース回路の相違	4-1


第1章 概説

ND-K030Hは、8ビット・シングルチップ・マイクロコンピュータ、 μ PD7805X、 μ PD7806X、 μ PD78030X、 μ PD78005Xシリーズを用いたハードウェア、またはソフトウェアを効率的にデバッグするための開発支援装置です。本章では、ND-K030Hのシステム構成および基本仕様について説明します。

1.1 システム構成

ND-K030Hのシステム構成は次のようになっています。

《ASMIS ND-K030H のシステム構成》



1.2 基本仕様

《基本仕様》

項目	内容
スーパーバイザ	V40™ (動作周波数: 16[MHz])
対象デバイス	μ PD7805X, μ PD7806X, μ PD78030X, μ PD78005Xシリーズ
システムクロック	メイン・クロック : 5MHz サブ・クロック : 32.768KHz
クロック供給	外部: パルス入力 内部: エミュレーションボード上に実装
代替メモリ容量	64[Kbyte]
マッピング単位	内部 ROM.....4[KB] 内部 RAM.....64[B] 内部低速 RAM.....128[B] 外部拡張メモリ.....8[KB]
エミュレーション機能	リアルタイム実行 ブレーク実行 ステップ実行
リアルタイムRAMモニタ	全データメモリ空間中 2[KB]
イベント検出	プログラム実行検出 バス・イベント検出 外部トリガ検出 トリガ出力OUT.....オープンドレン出力(1本)
イベント統合	トリガ条件 パス条件 ディレイ条件 トレース・クオリファイ条件
ブレーク要因	イベント・ブレーク マニュアル・ブレーク コマンド・ブレーク フェイル・セーフ・ブレーク
リアル・タイム・トレース	トレース要因: 全トレース クオリファイ・トレース ----- トレース容量: 40[bit]×8[K] ----- トレース内容: アドレス、データ、ステータス

項 目	内 容
実行時間測定	最 大：4分28秒 分解能：62.5[ns]
ターゲット・インタフェース	ターゲットデバイス形状ごとにプローブを用意（別売）
ホスト・インタフェース	専用バス・インタフェース
低電圧対応	1.8V～5V
ホストマシン	PC - 98シリーズ、IBM PC/AT互換機
電 源	DC 5[V]
外形寸法	W235×D195×H39[mm]
使用温度	10 ～ 40
使用湿度	0%～80%（但し、結露のないこと）


第2章 各部の名称

本章では、ND-K030Hの本体各部の名称を紹介します。


梱包箱の中にはND-K030H本体が入っています。万一、不足や破損などがありましたら、販売員までご連絡ください。

2.1 本体各部の名称


(1) プローブ面



(2) 上面



(3) パラレル・インタフェース面




2.2 ボード各部の名称

ND-K030Hの中には次のボードが入っています。


- (a) メイン・ボード (G-780009 Board) 1枚
- (b) エミュレーション・ボード (G-780308 EM1 Board) 1枚

本体裏面のネジ4箇所を外し、フタを開けて確認してください。

(a) メイン・ボード
(G-780009 Board)



(b) エミュレーション・ボード
(G-780308 EM1 Board)



第3章 設置

本章では、ND-K030Hをケーブル等と接続し、各モード設定を行う方法について解説します。

3.1 接続

エミュレーション・プローブやACアダプタ、パラレル・ケーブルをND-K030H本体に接続します。

【注意】ターゲット・システムとの接続、取り外し、さらにスイッチ等の設定変更は、
本体ND-K030H及びターゲット・システムの電源をOFFにしてから行ってください。

(1) エミュレーション・プローブの接続方法

1. ND-K030H本体の上部を開き、エミュレーションボード(G-780308 EM1 Board)のプローブ用コネクタにエミュレーションプローブを接続します。


但し、本ボードでは、使用プローブによりプローブコネクタへの接続が異なります。

使用するエミュレーション・プローブがNP-80GCの時、CN6へ接続。

使用するエミュレーション・プローブがNP-100GC, NP-100GFの時、CN5へ接続。

【注意】 接続方法を間違えますと、ND-K030Hが破壊されることがあります。

なお、接続の詳細については、各エミュレーション・プローブのユーザズ・マニュアルを参照してください。




(2) 電源の接続方法

専用ACアダプタからの供給

ND-K030Hの平行インタフェース面の " DC IN " にACアダプタを差し込んでください。

《ACアダプタの接続》



専用ACアダプタ以外からの供給


外形5.5mm、内径2.1mmのプラグに、極性は外側 +、内側 - とし、DC5V ± 5%、3A以上の電源と接続して使用してください。

[注意] 接続、印可電圧を間違えますと本機は破壊されます。

(3) 平行・インタフェース・ケーブルの接続方法

ND-K030H本体の平行・インタフェース・コネクタに差込みます。

《平行・インタフェース・ケーブルの接続》




3.2 低電圧エミュレーションの設定

ターゲットが低電圧動作の場合、メイン・ボード(G-780009 Board)の平行・インターフェイス側にあるTP1ターミナルピンにターゲットと同じ電源の電圧を供給してください(5Vのときは特に必要ありません)。ターゲットの電圧は1.8~5Vにしてください。

TP1に最大消費電流


5V	300mA
↓	
1.8V	100mA

《メイン・ボード(G-780009 Board)》




3.3 ジャンパの設定

ND-K030H内のメインボード(G-780009 Board)上のジャンパの位置を示します。



ジャンパのデフォルト設定を示します。



JP2 : 2 - 3ショート	固定
JP3 : 1 - 2ショート	固定
JP4 : 1 - 2ショート	固定
JP6 : 3 - 4ショート	固定
JP7 : 5 - 6ショート	固定 注1
JP8 : 1 - 2ショート	内部のサブ・クロックを使用する(デフォルト)
: 3 - 4ショート	ターゲットのサブ・クロックを使用する 注2
: 5 - 6ショート	設定禁止

注1 固定のジャンパはエミュレーション・ボードの交換時にジャンパの設定を変更することがあります。くわしくはエミュレーション・ボードのマニュアルを参照してください。

注2 P07 / XT1端子をP07として使用する場合、JP8を3 - 4ショートにして下さい。

3.4 ユーザ・クロックの設定

(1) メイン・クロック

出荷時には、5.000MHzの水晶発振器がエミュレーション・ボード(G-780308 EM1 Board)のmainCLKのソケットに実装されています。

メイン・クロックの周波数を変更するには、3種類の方法があります。

- 水晶発振器の交換(mainCLKソケット)
- 発振回路を組む(mainCLKソケット)
- ターゲットからパルスを入力(X1端子)

ディバッガのコマンドによって、ソケットのクロックとターゲットのクロックを切り替えることができます。詳しくはディバッガのマニュアルを参照してください。

- 注) メイン・クロックが正常に供給されていないと、ND-K030Hがハングアップしますので、ご注意ください。
- また、ターゲットからのクロックは、矩形波を入力してください。
- ただし、X2端子にクロックを供給する必要はありません。
- X2端子はオープンになっているためX1, X2端子を用いた発振回路は動作しません。

(2) サブ・クロック

32.768KHzの水晶発振器がエミュレーション・ボード(G-780308 EM1 Board)に標準実装されています。

又、出荷時には、subCLKの6ピンと8ピンがショート(標準実装の発振器を選択)してあります。

サブ・クロックの周波数を変更するには、3種類の方法があります。

- 水晶発振器の実装(subCLKソケット)
- 発振回路を組む(subCLKソケット)
- ターゲットからパルスを入力(XT1端子)


- 注) XT2端子はオープンになっているため、XT1, XT2端子を用いた発振回路は動作しません。

subCLKソケットから供給するか、ターゲット・システムから供給するかの切り替えはメイン・ボード(G-780009 Board)上のジャンパ(JP8)で行います。

ジャンパの位置については、3.3 ジャンパの設定を参照してください。

(a) 水晶発振器を用いる場合


メイン・クロックに水晶発振器を用いる場合、端子配置が以下のようにになっている水晶発振器を図のようにソケット実装してください。



(b) セラミック発振子 / 水晶振動子を用いる場合

メイン・クロック

以下のような回路構成になっていますので、ソケット上に必要な周波数の発振子 / 振動子、抵抗、コンデンサを実装してください。




接続端子	使用部品
2-13	コンデンサ CA
3-12	コンデンサ CB
4-11	発振子 / 振動子
5-10	抵抗 Rx
8-9	ショート

3.5 マスクオプション

ND-K030HではマスクオプションのLCD駆動用分割抵抗をIC21(LCD MOPT)上の部品台に実装することができます。

IC21(LCD MOPT)端子接続図




3.6 外部トリガ

外部トリガは、エミュレーション・ボード(G-780308 EM1 Board)のチェックピン、EXTOUT、EXTINIにそれぞれ接続してください。

また、使用方法については、デバッグのマニュアルを参照してください。

《 G-780308 EM1 Board 》



(1) EXTOUT

エミュレーション・ボード上のEXTOUT端子より、ブレークイベント発生時に、1.3uSの間、ロウレベルを出力します。

注) オープン・ドレイン出力のため、ターゲットシステム上でプルアップ抵抗を接続して下さい。

(2) EXTIN

エミュレーション・ボード上のEXTIN端子より、イベント信号を入力することができます。2CPU動作クロック以上ハイレベルのパルス信号を使用して下さい。

注) 電気的特性

	MIN [V]	MAX [V]
ハイレベル入力電圧	ターゲット電圧x0.7	ターゲット電圧
ロ - レベル入力電圧	0	ターゲット電圧x0.3

3 . 7 電源の投入・切断手順

次の手順に従って電源の投入・切断を行ってください。

この手順通りに作業を行わなかった場合、ASMIS、ターゲット・システムの故障の原因となるおそれがあります。

ホスト・マシンの電源を投入

ASMISの電源を投入

ターゲット・システム(TP1への低電圧供給)の電源を投入

ディバッガの起動

ディバッグ

ディバッガの終了

ターゲット・システム(TP1への低電圧供給)の電源を切断

ASMISの電源を切断

ホスト・マシンの電源を切断

第4章 対象デバイスと ターゲット・インタフェース回路の相違

本章では、対象デバイス（ μ PD7805Xシリーズ、 μ PD7806Xシリーズ、 μ PD78030Xシリーズ、 μ PD78005Xシリーズ）の信号線とND-K030Hターゲット・インタフェース回路の信号線との相違について説明します。対象デバイスはCMOS回路ですが、ND-K030Hのターゲット・インタフェース回路は、エミュレーションチップCMOS-IC等によるエミュレーション回路で構成されています。ND-K030Hとターゲット・システムを接続してデバッグした場合、ターゲット・システム上であたかも実際の対象デバイスが動作しているように、ND-K030Hがエミュレートします。しかし、実際にはND-K030Hがエミュレートしているので、細かい違いが生じます。

- (1) エミュレーション・チップ、 μ PD780009から入出力される信号
- (2) エミュレーション・チップ、 μ PD78P054から入出力される信号
- (3) エミュレーション・チップ、 μ PD78P0308から入出力される信号
- (4) その他の信号

上記の(1)から(4)の信号について、ND-K030Hの回路を示します。

- (1) エミュレーション・チップ、 μ PD780009から入出力される信号

P47 — P40
P57 — P50
P67 — P60

- (2) エミュレーション・チップ、 μ PD78P054から入出力される信号

P06 — P00 (P05-P00) 1
P17 — P10
P27 — P25
P22 — P20
P37 — P30
P72
P127 — P120
P131 — P130
AVDD, AVREF1, AVREF0, AVSS

- (3) エミュレーション・チップ、 μ PD78P0308から入出力される信号

P71 — P70
P87 — P80
P97 — P90
P103 — P100
P117 — P115
P114 — P113 (P24-P23) 2
P112 — P110
S23 — S0
COM3 — COM0
VLC2 — VLC0, BIAS

- 1 μ PD78005Xエミュレーション時
- 2 μ PD7805X, μ PD78005Xエミュレーション時





- (4) その他の信号

VDD, VSS, VDD, X1, X2, XT1, XT2, $\overline{\text{RESET}}$

《エミュレーション回路の等価回路》

プローブ側

ND-K030H側



※1 μ PD78005Xエミュレーション時
 ※2 μ PD78005X, μ PD78005Xエミュレーション時