



INCIRCUIT EMULATOR

ND-V850ES/SX2

ユーザーズ・マニュアル

V40 ファミリ、V850 シリーズは、NEC エレクトロニクス株式会社の商標です。

Windows は、米国 Microsoft Corporation の米国およびその他の国における登録商標または商標です。

PC/AT は、米国 IBM Corp.の商標です。

- ・本資料に記載されている内容は、今後、予告なく変更することがあります。
- ・文書による当社の事前の承諾なしに本資料の転載複製を禁じます。当社は、本資料の誤りに関し、一切その責を負いません。
- ・当社は、本資料に記載された当社製品の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、一切その責を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- ・本資料に記載された回路、ソフトウェアおよびこれらに関する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責を負いません。
- ・当社は、当社製品の品質、信頼性の向上に努めておりますが、当社製品の不具合が完全に発生しないことを保証するものではありません。当社製品の不具合により生じた生命、身体および財産に対する損害の危険を最小限度にするために、冗長設計、延焼対策設計、誤動作防止設計等安全設計を行ってください。

(注)

(1) 本事項において使用されている「当社」とは、株式会社内藤電誠町田製作所をいう。

(2) 本事項において使用されている「当社製品」とは、(1)において定義された当社の開発、製造製品をいう。

はじめに

対象者 このマニュアルは、V850ES/SX2の応用システムを設計、開発するユーザを対象とします。

目的 このマニュアルは、ND-V850ES/SX2の基本仕様と正しい使用方法を理解していただくことを目的としています。

構成 このマニュアルは、大きく分けて次の内容で構成します。

- 概説
- 各部の名称と機能
- 注意事項

読み方 このマニュアルの読者には、電気、論理回路、マイクロコンピュータに関する一般知識が必要です。このマニュアルでは、基本的なセットアップ手順、スイッチ類の設定内容、各部の名称や機能、構成部品の接続などを記載しています。

基本仕様と使用方法を一通り理解しようとするとき
目次に従ってお読みください。

ND-V850ES/SX2の操作方法やコマンドの機能など、ソフトウェアに関する設定について知りたいとき
使用するディバガ(添付)のユーザーズ・マニュアルをご参照ください。

- 凡例**
- 注 :本文中につけた注の説明
 - 注意 :気をつけて読んでいただきたい内容
 - 備考 :本文の補足説明
 - 数の表記 : 2進数XXXXまたはXXXXB
10進数.....XXXX
16進数.....XXXXH
 - 2のべき数を示す接頭語(アドレス空間、メモリ容量):
K(キロ): $2^{10} = 1024$
M(メガ): $2^{20} = 1024^2$

用語 このマニュアルで使用する用語について、その意味を下表に示します。

対象デバイス	エミュレーションの対象となっているデバイスです。
ターゲット・システム	ディバガの対象となるシステムです(ユーザの作成したシステム)、 ターゲット・プログラムとユーザの作成したハードウェアを含みます。

<目次>

第1章 概説	5
1.1 システム構成	5
1.2 ハードウェア構成	6
1.3 ハードウェアの特長	7
1.4 梱包内容の確認	8
1.5 セットアップの順序	10
第2章 各部の名称と機能	12
2.1 エミュレータの各部名称と説明	12
2.2 クロックの設定	15
2.3 端子マスクの設定	16
2.4 LVIエミュレーションの設定	16
第3章 構成部品の接続	17
3.1 ホスト・マシンとの接続	17
3.2 ターゲット・システムとの接続	18
3.3 各種ケーブルとの接続	19
3.4 システムの立ち上げと終了	20
第4章 出荷時の設定	21
4.1 出荷時設定	21
第5章 注意事項	22
5.1 ターゲット・インタフェースの特性	22
5.2 対象デバイスとの差異	23
付録A ターゲット・プローブ結線表	24
A.1 NP-CX144GJ-NQ使用時のピン対応表	24
A.2 NP-CX100GF-NQ使用時のピン対応表	26
A.3 NP-CX100GC-NQ使用時のピン対応表	28
付録B 補足説明	29

第1章 概説

ND - V 8 5 0 E S / S X 2は、V 8 5 0 E S / S X 2マイコンを用いたシステム開発においてハードウェア、ソフトウェアを効率的にデバッグするためのインサーキット・エミュレータです。

エミュレータ本体は別売のボードを接続することなく、V 8 5 0 E S / S X 2の各マイコンに対応したインサーキット・エミュレータとして使用することができます。


主な機能としては、イベントを用いたブレーク、トレース機能、及びタイマ機能などを備えています。

デバッグについてはデバッグのユーザーズ・マニュアルをご参照ください。

1.1 システム構成

1. ND - V 8 5 0 E S / S X 2のシステム構成を示します。

図1-1 システム構成



ホスト・マシン (IBM - PC / AT 互換機)

CD - ROM (デバッグ : NW - V 8 5 0 - 3 2)

USBケーブル (本製品に付属)

エミュレータ本体 (ND - V 8 5 0 E S / S X 2 : 本製品)

NP - C X シリーズ (別売 : 当社取り扱い)

ターゲット・ソケットセット (別売 : 当社取り扱い (ご使用になる NP - C X シリーズに適合するセットをご購入ください))

ACアダプタ (本製品に付属)


デバイス・ファイルは下記URLから最新のものがダウンロードできます。

<http://www.necel.com/micro/ods/jpn/index.html>

1.2 ハードウェア構成

ND - V 8 5 0 E S / S X 2の基本的なハードウェア構成は次のようになっています。

図1 - 2 ND - V 8 5 0 E S / S X 2の基本ハードウェア構成



- 1 ターゲット・ソケットセットはご使用になられるNP - CXシリーズに合わせご購入ください。ターゲット・システムに接続する際、必ず必要になります。

1.3 ハードウェアの特長

最大動作周波数 20MHz

RAMモニタ機能搭載

IE-V850ES-G1と同等な基本機能(イベント、実行、トレースなど)

機能仕様

クロック	メインクロック MIN 2MHz MAX 10MHz 搭載 5MHz サブクロック 32.768KHz 内部動作周波数 MAX 20MHz
エミュレーション・メモリ	IROM MAX 1024KB IRAM MAX 60KB
イベント	命令実行系 14本 アクセス系 8本 シーケンシャル・イベント トレースフル・イベント
ブレーク	イベント・ブレーク フェールセーフ・ブレーク エスケープ・ブレーク
トレース	32Kフレーム 144(bit) 命令実行系 アクセス系 イベントによる区間 イベントによるクオリファイ
時間測定	32bitカウンタ 4個 ユーザープログラム中の時間
LVIエミュレーション	有り
状態表示LED	POWER : 赤 VDD : 緑 EVDD : 緑 BVDD : 緑 RESET : 緑
RAMモニタ	RAMモニタ機能 範囲 1KB(IRAMのみ)
ターゲット・インタフェース	専用プローブNP-CXシリーズ
ホスト・インタフェース	USB1.1

基本仕様


最大動作周波数	2~20 [MHz]	
供給電圧	AC 100~240 [V]	
動作電圧	ACジャック : DC 9 [V] エミュレーションCPU: DC 3.3 [V] (ターゲット接続時、ターゲット電源電圧2.4V~3.6Vに追従)	
消費電力	5 [W]	
外形寸法 (突起部を含まず)	高さ	193 [mm]
	横幅	265 [mm]
	奥行き	72 [mm]
重量	1.2Kg	
使用温度範囲	0~40 []	
保存温度範囲	-15~60 []	
周囲湿度範囲	10~80 [%RH]	

1.4 梱包内容の確認

ND - V 8 5 0 E S / S X 2 の梱包箱の中にはエミュレータと添付品を納めた袋が入っています。

添付品袋の中には、ケーブルなどが入っていますので、梱包明細書を基に内容をご確認ください。万一、不足や破損がありましたら、当社販売員または特約店までご連絡ください。

図 1 - 3 梱包内容の確認



(梱包内容)

エミュレータ本体 (ND - V 8 5 0 E S / S X 2)	1 台
添付品袋	1 包
ACアダプタ	1 個
梱包明細書	1 通
保証書	1 部

添付品袋には次のものが入っていることをお確かめください。

(図1 - 4 添付品 参照)


- | | |
|------------------------------|----|
| a) USBケーブル | 1本 |
| b) ショートピン (メインクロック切替用) | 2個 |
| c) 8ピンシングルラインソケット (メインクロック用) | 1個 |
| d) ユーザーズ・マニュアル (本書) | 1部 |

図1 - 4 添付品


a) USBケーブル



b) ショートピン (メインクロック切替用)



c) 8ピンシングルラインソケット




1.5 セットアップの順序


本製品は、使用目的により2通りのシステム構成が可能です。

1. エミュレータ単体でソフトウェア・デバッグを行うとき
2. ターゲット・システムを用いてハードウェア・デバッグを行うとき


ここでは、個々の目的に応じたセットアップの順序を以下の書式で説明します。



1. エミュレータ単体でソフトウェア・デバッグを行うとき



2. ターゲット・システムを用いてハードウェア・デバッグを行うとき




注意 ターゲット・システムの電源投入は、必ずエミュレータの電源が投入されていることを確認してから行ってください。
エミュレータの電源を投入せずにターゲット・システムの電源を投入するとエミュレータおよび、ターゲット・システムの破損の原因となる場合があります。

第2章 各部の名称と機能

本章ではエミュレータ各部の名称と機能、スイッチの設定方法を説明します。

2.1 エミュレータの各部名称と説明

図2-1 エミュレータ前面の各部名称



LED部

- ・POWER (赤)・・・電源スイッチのON/OFFにより点灯/消灯します。

点灯： ON

消灯： OFF

- ・RESET (黄)・・・ターゲットからのリセット状態を示します。

点灯： $\overline{\text{RESET}}$ 端子ロー・レベル (アクティブ)


消灯： $\overline{\text{RESET}}$ 端子ハイ・レベル (インアクティブ) またはターゲットが接続されていない

- ・VDD、EVDD、BVDD (緑)・・・ターゲットのVDD、EVDD、BVDDに電源電圧 (2.4V以上) が供給されていることを示します。

点灯： VDD、EVDD、BVDDに電源が供給されている

消灯： VDD、EVDD、BVDDに電源が供給されていないまたはターゲットが接続されていない

図2 - 2 エミュレータ背面の各部名称



電源スイッチ

エミュレータの主電源スイッチです。

スイッチを上にする：ON

スイッチを下にする：OFF

ヒューズホルダ

ヒューズは定格125V、3.0Aを使用しています。

ACアダプタ接続ジャック

ACアダプタ（本製品に付属）を接続します。
他製品のACアダプタは接続しないでください。


USBコネクタ

USBケーブル（本製品に付属）を接続します。

リセットスイッチ

エミュレータのリセット用スイッチです。

図2-3 V850ES/SX2ボードの各部名称



端子マスク・スイッチ (2.3 端子マスクの設定参照)

- ・HLDRQ信号をマスクすることが出来ます。(JP13)
- ・WAIT信号をマスクすることが出来ます。(JP12)

LVIエミュレーション・スイッチ (LVI SW)

ターゲットボードを接続することにより、LVI機能のエミュレーションすることが出来ます。(2.4 LVIエミュレーションの設定参照)

ターゲット・プローブ接続用コネクタ

NP-CXシリーズを以下のように接続することが出来ます。

コネクタ	NP-CXシリーズ
CN1	NP-CX144GJ-NQ
CN2	NP-CX100GF-NQ
CN3	NP-CX100GC-NQ

接続方法はNP-CXシリーズのユーザズ・マニュアルをご参照ください。

動作クロック実装部

動作クロックの変更が出来ます。(2.2 クロックの設定参照)

その他

JP1~JP11、CN5、JTAG1はテスト用です。
出荷状態から変更しないでください。

2.2 クロックの設定

本製品はターゲット・システム上の発振子によるクロック発振(メインクロック、サブクロック)はサポートしていません。

サブクロックの周波数は32.768KHz固定となっています。(変更できません。)

メインクロック周波数を変更したい場合はND-V850ES/SX2上のOSC1(MAIN CLOCK)の実装されている発振モジュールを取り外し、添付の8ピンシングルラインソケット上に図2-4のような発振子とコンデンサを実装しOSC1(MAIN CLOCK)の8ピンシングルラインソケットに実装してください。

出荷時には各クロック生成用の発振回路として5MHzの発振回路が実装されています。

また、ターゲット・システム上の発振子によるクロック発振はサポートしていませんが発振器による方形波を入力することが可能です。この場合OSC1の3-4ピン、6-7ピンを添付のショートピンでショートしてください。

図2-4 メインクロックの変更





図2-5 メインクロックをターゲット・システムから供給する場合

添付のショートピンで3-4ピン、6-7ピンをショート




2.3 端子マスクの設定

本製品は、ディバッガのコンフィグレーション・ダイアログ上での $\overline{\text{HLDRQ}}$ 、 $\overline{\text{WAIT}}$ 信号のマスクが有効となりませんが、以下のスイッチの設定によりハードウェア的にマスクすることが可能です。

$\overline{\text{NMI}}$ 、 $\overline{\text{RESET}}$ 信号は、ディバッガのコンフィグレーション・ダイアログ上でマスク可能です。

スイッチ	1 - 2 側 (出荷時設定)	2 - 3 側
JP12	$\overline{\text{WAIT}}$ 信号をマスクしない	$\overline{\text{WAIT}}$ 信号をマスクする
JP13	$\overline{\text{HLDRQ}}$ 信号をマスクしない	$\overline{\text{HLDRQ}}$ 信号をマスクする

以下に等価回路を示します。




注意 マスクするに設定した場合、兼用端子機能にも影響があります。
スイッチは、スライドする仕様です。確実にスイッチを切り替えせずに使用すると誤動作する場合があります。

2.4 LVIエミュレーションの設定

LVI (低電圧検出回路) 機能をエミュレーションする場合には、以下のスイッチ設定を行ってください。

LVISW (SW3): ON側

ターゲット・システムのVDD電圧が低電圧検出レベルまで低下するとリセット動作となります。電圧がさらに低下して、ターゲット電圧が約2.4V以下になるとエミュレータ内部からエミュレーションCPUへ、2.7Vの電圧を供給します(リセットは保持)。



注意 LVISWがOFF側の場合、ターゲット・システムのVDD電圧が2.4V以下になるとターゲット・システムのVDD電圧がOFFになったと判断し、エミュレーションCPUの動作電源が内部電源3.3Vに切り替わり、そのタイミングでLVIによるシステム・リセットが解除されます。


第3章 構成部品の接続

この章では、各種構成部品の接続方法について説明します。

3.1 ホストマシンとの接続

1. USBケーブルの接続


ND-V850ES/SX2のUSBケーブルをPC側USB接続コネクタに接続してください。



3.2 ターゲット・システムとの接続

エミュレータとターゲット・システムとの接続は、図3-1のように接続します。

図3-1 ターゲット・システムとの接続



プローブ・ソケット対応表

パッケージ (ピン間)	対象デバイス ピン数	NP - CX シリーズ	エミュレータ本体側 接続コネクタ	ターゲット・ ソケットセット
144GJ (0.5)	144ピン	NP - CX 144GJ - NQ	CN1 144GJ	NQ144GJセット
100GC (0.5)	100ピン	NP - CX 100GC - NQ	CN2 100GC	NQ100GCセット
100GF (0.65)	100ピン	NP - CX 100GF - NQ	CN3 100GF	NQ100GF168 セット

注意: ターゲット・システムの接続の際には必ずND-V850ES/SX2の電源スイッチをOFFにしてから行ってください。


本製品をターゲットにつなげるためには別途「NP-CXシリーズ」「ターゲット・ソケットセット」が必要となります。対象となるデバイスに合わせご用意ください。

3.3 各種ケーブルとの接続

1. 電源の接続

ACアダプタ(本製品に付属)をND-V850ES/SX2の電源ケーブル口に差し込みます。


図3-2 ACアダプタ接続



2. USBケーブルの接続

インタフェース・ケーブルは、ND-V850ES/SX2のUSBケーブル用コネクタに接続します。

図3-3 USBケーブル接続



3.4 システムの立ち上げと終了

エミュレータと各システム構成部品（ホスト・マシン、ターゲット・システム等）の接続が完了したら、以下の順序でシステムの立ち上げと終了を行ってください。

注意1．電源投入前に必ず、エミュレータとホスト・マシンの接続が正しいかを確認してから電源スイッチを入れてください。

注意2．下記以外の順序でシステムを立ち上げまたは終了をした場合、エミュレータを破損する可能性があります。

1．システムの立ち上げ順序

ホスト・マシンの電源を入れます。

エミュレータの電源スイッチを入れます。

電源を投入するには、ACアダプタ（本製品に付属）をエミュレータのACアダプタジャックに接続し、プラグ部をコンセントに差し込んだ後、エミュレータの電源を入れます。

ターゲット・システムの電源を入れます。

ディバग्ガを起動します。（詳細はディバग्ガのマニュアルをご参照ください。）

2．システムの終了手順

ディバग्ガを終了させます。（詳細はディバग्ガのマニュアルをご参照ください。）

ターゲット・システムの電源を切ります。

エミュレータの電源を切ります。

ホスト・マシンの電源を切ります。

第4章 出荷時の設定

本章では、製品出荷時のスイッチ設定について説明します。

4.1 出荷時設定


	出荷時設定	備考
電源スイッチ (SW2)	OFF	エミュレータ本体の電源
LVI SW (SW3)	OFF	LVI機能のエミュレーション (2.4 LVIエミュレーションの設定参照)
ジャンパ (JP1)	1 - 2 ショート	出荷時設定のまま使用してください
ジャンパ (JP2)	2 - 7 ショート	
ジャンパ (JP3)	11 - 12 ショート	
ジャンパ (JP4)	2 - 3 ショート	
ジャンパ (JP5)	1 - 2 ショート	
ジャンパ (JP6)	1 - 2 ショート	
ジャンパ (JP7)	1 - 2 ショート	
ジャンパ (JP8)	1 - 2 ショート	
ジャンパ (JP9)	1 - 2 ショート	
ジャンパ (JP10)	1 - 2 ショート	
ジャンパ (JP11)	1 - 2 ショート	
ジャンパ (JP12)	1 - 2 ショート	WAIT信号のマスク機能 (2.3 端子マスクの設定参照)
ジャンパ (JP13)	1 - 2 ショート	HLD RQ信号のマスク機能 (2.3 端子マスクの設定参照)


第5章 注意事項

本製品を使用する際には次の事項に注意してください。

5.1 ターゲット・インタフェースの特性

ターゲット・インタフェース（インサーキット・エミュレータとターゲット・システムを接続する信号）はあたかも実際のデバイスが接続されているような動作をしますが特性面では実際のデバイスと異なる場合があります。本製品のターゲット・インタフェースは以下の構成回路になります。





5.2 対象デバイスとの差異

本製品は、エミュレーションCPUの仕様上、対象デバイスに存在しないポート・ビットに関係したI/Oレジスタ（ポートレジスタ、ポートモードレジスタ、プルアップレジスタなど）に対し、プログラム上にて書き込み及び読み出しが可能となっています。

付録A ターゲット・プローブ結線表

以下に本製品に添付のターゲット・プローブの結線表を示します。

A.1 NP-CX144GJ-NQ使用時のピン対応表

表 A-1 NP-CX144GJ-NQ使用時のピン対応表(1/2)

信号名	V850ES/SJ2	ND-N850ES /SX2 (CN1)	信号名	V850ES/SJ2	ND-N850ES /SX2 (CN1)
AVREF0	1	6	P38/TXDA2/SDA00	35	44
AVss	2	18	P39/RXDA2/SCL00	36	55
P10/ANO0	3	14	P50/TIQ01/KR0/TOQ01/RTP00	37	50
P11/ANO1	4	19	P51/TIQ02/KR1/TOQ02/RTP01	38	49
AVREF1	5	7	P52/TIQ03/KR2/TOQ03/RTP02/DDI	39	46
P00/TIP51/TOP61	6	22	P53/SIB2/KR3/TIQ00/TOQ00/RTP03/ DDO	40	45
P01/TIP60	7	21	P54/SOB2/KR4/RTP04/DCK	41	129
IC/FLMD0	8	20	P55/SCKB2/KR5/RTP05/DMS	42	132
Vdd	9	8	P60/RTP10	43	137
REGC	10	23	P61/RTP11	44	138
Vss	11	24	P62/RTP12	45	130
X1	12	25	P63/RTP13	46	127
X2	13	9	P64/RTP14	47	135
RESET	14	26	P65/RTP15	48	136
XT1	15	27	P66/SIB5	49	128
XT2	16	28	P67/SOB5	50	126
P02/NMI	17	11	P68/SCKB5	51	133
P03/INTP0/ADTRG	18	33	P69/TIP70/TOP70	52	134
P04/INTP1	19	32	P610/TIP71	53	69
P05/INTP2/DRST	20	29	P611/TOP71	54	74
P06/INTP3	21	51	P612/TIP80/TOP80	55	131
P40/SIB0/SDA01	22	34	P613/TIP81/TOP81	56	76
P41/SOB0/SCL01	23	35	P614	57	67
P42/SCKB0	24	36	P615	58	72
P30/TXDA0/SOB4	25	52	P80/RXDA3/INTP8	59	77
P31/RXDA0/INTP7/SIB4	26	37	P81/TXDA3	60	71
P32/ASCKA0/SCKB4/TIP00/TOP00	27	38	P90/A0/KR6/TXDA1/SDA02	61	66
P33/TIP01/TOP01/CTXD1	28	39	P91/A1/KR7/RXDA1/SCL02	62	68
P34/TIP10/TOP10/CRXD1	29	53	P92/A2/TIP41/TOP41	63	78
P35/TIP11/TOP11	30	40	P93/A3/TIP40/TOP40	64	17
P36/IETX0/CTXD0	31	41	P94/A4/TIP31/TOP31	65	10
P37/IERX0/CRXD0	32	42	P95/A5/TIP30/TOP30	66	70
EVss	33	54	P96/A6/TIP21/TOP21	67	75
EVdd	34	47	P97/A7/SIB1/TIP20/TOP20	68	73

表A - 1 NP - CX144GJ - NQ使用時のピン対応表 (2 / 2)

信号名	V850ES/SJ2	ND-N850ES /SX2 (CN 1)	信号名	V850ES/SJ2	ND-N850ES /SX2 (CN 1)
P98/A8/SOB1	69	156	PDL4/AD4	109	139
P99/A9/SCKB1	70	160	PDL5/AD5/FLMD1	110	140
P910/A10/SIB3	71	154	PDL6/AD6	111	144
P911A11/SOB3	72	161	PDL7/AD7	112	146
P912/A12/SCKB3	73	159	PDL8/AD8	113	113
P913/A13/INTP4	74	152	PDL9/AD9	114	111
P914/A14/INTP5/TIP51/TOP51	75	158	PDL10/AD10	115	48
P915/A15/INTP6/TIP50/TOP50	76	101	PDL11/AD11	116	108
PCD0	77	157	PDL12/AD12	117	109
PCD1	78	100	PDL13/AD13	118	115
PCD2	79	99	PDL14/AD14	119	110
PCD3	80	102	PDL15/AD15	120	106
PCS0/CS0	81	155	PDH0/A16	121	114
PCS1/CS1	82	97	PDH1/A17	122	107
PCS2/CS2	83	98	PDH2/A18	123	103
PCS3/CS3	84	95	PDH3/A19	124	104
PCM0/WAIT	85	153	PDH4/A20	125	112
PCM1/CLKOUT	86	96	PDH5/A21	126	174
PCM2/HLDAK	87	93	PDH6/A22	127	105
PCM3/HLDRQ	88	94	PDH7/A23	128	169
PCM4	89	151	P715/ANI15	129	175
PCM5	90	88	P714/ANI14	130	172
PCS4	91	89	P713/ANI13	131	166
PCS5	92	91	P712/ANI12	132	164
PCS6	93	149	P711/ANI11	133	173
PCS7	94	87	P710/ANI10	134	171
PCT0/WR0	95	86	P79/ANI9	135	167
PCT1/WR1	96	85	P78/ANI8	136	163
PCT2	97	147	P77/ANI7	137	168
PCT3	98	84	P76/ANI6	138	170
PCT4/RD	99	83	P75/ANI5	139	165
PCT5	100	82	P74/ANI4	140	162
PCT6/ASTB	101	145	P73/ANI3	141	15
PCT7	102	81	P72/ANI2	142	13
BVss	103	80	P71/ANI1	143	16
BVDD	104	79	P70/ANI0	144	12
PDL0/AD0	105	143			
PDL1/AD1	106	142			
PDL2/AD2	107	148			
PDL3/AD3	108	141			

A.2 NP-CX100GF-NQ使用時のピン対応表

表 A-2 NP-CX100GF-NQ使用時のピン対応表(1/2)

信号名	V850ES/SG2	ND-N850ES /SX2 (CN2)	信号名	V850ES/SG2	ND-N850ES /SX2 (CN2)
P71/ANI1	1	46	P50/TIQ01/KR0/TOQ01/RTP00	39	8
P70/ANI0	2	47	P51/TIQ02/KR1/TOQ02/RTP01	40	86
AVREF0	3	39	P52/TIQ03/KR2/TOQ03/RTP02/DDI	41	85
AVSS	4	40	P53/SIB2/KR3/TIQ00/TOQ00/RTP03/ DDO	42	6
P10/ANO0	5	48	P54/SOB2/KR4/RTP04/DCK	43	7
P11/ANO1	6	41	P55/SCKB2/KR5/RTP05/DMS	44	84
AVREF1	7	31	P90/A0/KR6/TXDA1/SDA02	45	83
PDH4/A20	8	32	P91/A1/KR7/RXDA1/SCL02	46	82
PDH5/A21	9	33	P92/A2/TIP41/TOP41	47	81
IC/FLMD0	10	34	P93/A3/TIP40/TOP40	48	80
Vdd	11	35	P94/A4/TIP31/TOP31	49	79
REGC	12	36	P95/A5/TIP30/TOP30	50	78
Vss	13	37	P96/A6/TIP21/TOP21	51	66
X1	14	38	P97/A7/SIB1/TIP20/TOP20	52	67
X2	15	75	P98/A8/SOB1	53	68
RESET	16	74	P99/A9/SCKB1	54	69
XT1	17	19	P910/A10/SIB3	55	70
XT2	18	20	P911/A11/SOB3	56	71
P02/NMI	19	21	P912/A12/SCKB3	57	72
P03/INTP0/ADTRG	20	22	P913/A13/INTP4	58	73
P04/INTP1	21	23	P914/A14/INTP5/TIP51/TOP51	59	76
P05/INTP2/DRST	22	25	P915/A15/INTP6/TIP50/TOP50	60	77
P06/INTP3	23	24	PDH2/A18	61	88
P40/SIB0/SDA01	24	26	PDH3/A19	62	89
P41/SOB0/SCL01	25	28	PCM0/WAIT	63	90
P42/SCKB0	26	27	PCM1/CLKOUT	64	87
P30/TXDA0/SOB4	27	29	PCM2/HLDAK	65	92
P31/RXDA0/INTP7/SIB4	28	12	PCM3/HLDRQ	66	93
P32/ASCKA0/SCKB4/TIP00/TOP00	29	30	PCT0/WR0	67	94
P33/TIP01/TOP01	30	13	PCT1/WR1	68	95
P34/TIP10/TOP10	31	15	PCT4/RD	69	91
P35/TIP11/TOP11	32	18	PCT6/ASTB	70	103
P36/CTXD0/IETX0	33	14	BVss	71	104
P37/CRXD0/IERX0	34	16	BVdd	72	107
EVss	35	17	PDL0/AD0	73	108
EVdd	36	11	PDL1/AD1	74	109
P38/TXDA2/SDA00	37	10	PDL2/AD2	75	110
P39/RXDA2/SCL00	38	9	PDL3/AD3	76	111

表 A - 2 NP - CX100GF - NQ使用時のピン対応表 (2 / 2)

信号名	V850ES/SG2	ND-N850ES /SX2 (C N 2)
PDL4/AD4	77	112
PDL5/AD5/FLMD1	78	113
PDL6/AD6	79	114
PDL7/AD7	80	115
PDL8/AD8	81	102
PDL9/AD9	82	101
PDL10/AD10	83	100
PDL11/AD11	84	99
PDL12/AD12	85	98
PDL13/AD13	86	97
PDL14/AD14	87	96
PDL15/AD15	88	105
PDH0/A16	89	106
PDH1/A17	90	42
P711/ANI11	91	55
P710/ANI10	92	54
P79/ANI9	93	49
P78/ANI8	94	53
P77/ANI7	95	52
P76/ANI6	96	51
P75/ANI5	97	50
P74/ANI4	98	45
P73/ANI3	99	43
P72/ANI2	100	44

A.3 NP-CX100GC-NQ使用時のピン対応表

表 A-3 NP-CX100GC-NQ使用時のピン対応表(1/2)

信号名	V850ES/SG2	ND-N850ES /SX2 (CN3)	信号名	V850ES/SG2	ND-N850ES /SX2 (CN3)
AVREF0	1	46	P52/TIQ03/KR2/TOQ03/RTP02/DDI	39	84
AVss	2	48	P53/SIB2/KR3/TIQ00/TOQ00/RTP03/ DDO	40	83
P10/ANO0	3	41	P54/SOB2/KR4/RTP04/DCK	41	10
P11/ANO1	4	31	P55/SCKB2/KR5/RTP05/DMS	42	9
AVREF1	5	36	P90/A0/KR6/TXDA1/SDA02	43	82
PDH4/A20	6	32	P91/A1/KR7/RXDA1/SCL02	44	8
PDH5/A21	7	38	P92/A2/TIP41/TOP41	45	88
IC/FLMD0	8	37	P93/A3/TIP40/TOP40	46	89
VDD	9	39	P94/A4/TIP31/TOP31	47	78
REGC	10	33	P95/A5/TIP30/TOP30	48	79
Vss	11	34	P96/A6/TIP21/TOP21	49	80
X1	12	35	P97/A7/SIB1/TIP20/TOP20	50	81
X2	13	29	P98/A8/SOB1	51	66
RESET	14	30	P99/A9/SCKB1	52	67
XT1	15	28	P910/A10/SIB3	53	90
XT2	16	27	P911/A11/SOB3	54	70
P02/NMI	17	26	P912/A12/SCKB3	55	69
P03/INTP0/ADTRG	18	12	P913/A13/INTP4	56	73
P04/INTP1	19	25	P914/A14/INTP5/TIP51/TOP51	57	72
P05/INTP2/DRST	20	23	P915/A15/INTP6/TIP50/TOP50	58	71
P06/INTP3	21	24	PDH2/A18	59	68
P40/SIB0/SDA01	22	13	PDH3/A19	60	91
P41/SOB0/SCL01	23	14	PCM0/WAIT	61	87
P42/SCKB0	24	17	PCM1/CLKOUT	62	77
P30/TXDA0/SOB4	25	15	PCM2/HLDAK	63	76
P31/RXDA0/INTP7/SIB4	26	16	PCM3/HLDRQ	64	108
P32/ASCKA0/SCKB4/TIP00/TOP00	27	20	PCT0/WR0	65	107
P33/TIP01/TOP01	28	22	PCT1/WR1	66	104
P34/TIP10/TOP10	29	18	PCT4/RD	67	103
P35/TIP11/TOP11	30	21	PCT6/ASTB	68	112
P36/CTXD0/ETX0	31	6	BVss	69	111
P37/CRXD0/ERX0	32	7	BVDD	70	110
EVss	33	74	PDL0/AD0	71	109
EVDD	34	19	PDL1/AD1	72	99
P38/TXDA2/SDA00	35	86	PDL2/AD2	73	115
P39/RXDA2/SCL00	36	85	PDL3/AD3	74	114
P50/TIQ01/KR0/TOQ01/RTP00	37	75	PDL4/AD4	75	100
P51/TIQ02/KR1/TOQ02/RTP01	38	11	PDL5/AD5/FLMD1	76	101

表 A - 3 NP - CX100GC - NQ使用時のピン対応表 (2 / 2)

信号名	V850ES/SG2	ND-N850ES /SX2 (C N 3)
PDL6/AD6	77	102
PDL7/AD7	78	113
PDL8/AD8	79	49
PDL9/AD9	80	95
PDL10/AD10	81	50
PDL11/AD11	82	93
PDL12/AD12	83	94
PDL13/AD13	84	92
PDL14/AD14	85	51
PDL15/AD15	86	97
PDH0/A16	87	96
PDH1/A17	88	105
P711/ANI11	89	52
P710/ANI10	90	53
P79/ANI9	91	98
P78/ANI8	92	42
P77/ANI7	93	55
P76/ANI6	94	54
P75/ANI5	95	106
P74/ANI4	96	40
P73/ANI3	97	43
P72/ANI2	98	44
P71/ANI1	99	47
P70/ANI0	100	45

付録B 補足説明

ND - V 8 5 0 E S / S X 2ではエミュレータ回路やプローブを経由することによりディレイが生じます。
デバイスの詳細はデバイスのユーザズ・マニュアルを参照ください。

改訂履歴

版数	発行年月	改訂内容
1	2003年9月	新規作成
2	2004年5月	16ページ 2.3 端子マスクの設定 端子マスク設定内容の誤記訂正